Alignment of a contact hole

Patent Number:

FP0917194, A3

Publication date:

1999-05-19

Inventor(s):

IMAI KIYOTAKA (JP)

Applicant(s)::

NIPPON ELECTRIC CO (JP)

Requested Patent:

☐ JP11145468

Application Number: EP19980250396 19981112 Priority Number(s): JP19970311851 19971113

IPC Classification:

H01L21/768; H01L23/528

EC Classification:

Equivalents:

JP3064999B2, US6031271

Abstract

A semiconductor device includes a first semiconductor body, a diffusion layer in the first semiconductor body, and a laminated structure of an insulating layer on the first semiconductor body adjacent to the diffusion layer and a conductive layer on the insulating layer. An insulating spacer having a width W is formed on a sidewall of the laminated structure. A second semiconductor body is provided having a shared contact hole for establishing an ohmic contact between the diffusion layer and the conductive layer. The shared contact hole has a center axis located at a distance W/2 from the edge of the conductive layer so that portions of the diffusion layer and the conductive layer which are exposed to

the outside through the shared contact hole have substantially equal areas.

Data supplied from the esp@cenet database - 12

			•	
			•	
				•
				-
·				

(19)日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11)特許番号

特許第3064999号 (P3064999)

(45)発行日 平成12年7月12日(2000.7.12)

(24)登録日 平成12年5月12日(2000.5.12)

(51) Int.Cl.7		識別記号	FΙ		
H01L	29/78	•	H01L	29/78	301X
	21/28	301		21/28	301T
	21/8244			27/10	381
	27/11				

崩求項の数8(全 7 頁)

(21)出願番号	特願平 9-311851	(73)特許権者	000004237
	•		日本電気株式会社
(22)出願日	平成9年11月13日(1997.11.13)		東京都港区芝五丁目7番1号
		(72)発明者	今井 清隆
(65)公開番号	特開平11-145468		東京都港区芝五丁目7番1号 日本電気
(43)公開日	平成11年5月28日(1999.5.28)		株式会社内
審査請求日	平成9年11月13日(1997.11.13)	(74)代理人	100065385
			弁理士 山下 穣平
		審查官	今井 拓也
		(56)参考文献	特開 平1-189938 (JP, A)
		;	特開 平8-125137 (JP, A)
			特開 昭61-168265 (JP, A)
			特開 昭62-85461 (JP, A)

(54) 【発明の名称】 半導体装置およびその製造方法

1

(57) 【特許請求の範囲】

【請求項1】 ゲート電極側壁に絶縁物からなる幅Wの サイドウォールスペーサーを有し、前記ゲート電極表面 および拡散層表面に金属シリサイド層を有する半導体装 置において、

前記ゲート電極と前記拡散層を同一のコンタクトホール を用いて接続する場合、前記コンタクトホールの中心位 置を前記サイドウォールスペーサー幅Wの半分の距離だ け、前記ゲート電極端より前記拡散層側に移動させて形 成したことを特徴とする半導体装置。

【請求項2】 請求項1に記載の半導体装置において、 前記コンタクトホール形成時に、前記サイドウォールス ペーサーを取り除いていないことを特徴とする半導体装 置。

【請求項3】 請求項1に記載の半導体装置において、

前記コンタクトホール形成時に、前記サイドウォールス ペーサーを取り除いたことを特徴とする半導体装置。

【請求項4】 請求項1乃至4のいずれか1項に記載の 半導体装置において、該半導体装置は絶縁ゲート型電界 効果トランジスタを有するスタティックランダムアクセ スメモリ(SRAM)のセルであることを特徴とする半 導体装置。

【請求項5】 ゲート電極側壁に絶縁物からなる幅Wの サイドウォールスペーサーを有し、前記ゲート電極表面 10 および拡散層表面に金属シリサイド層を有する絶縁ゲー ト型電界効果トランジスタの半導体装置の製造方法にお いて、

前記ゲート電極と前記拡散層を同一のコンタクトホール を用いて接続する場合、前記コンタクトホールの中心位 置を前記サイドウォールスペーサー幅Wの半分の距離だ

け、前記ゲート電極端より前記拡散層側に移動させて形 成することを特徴とする半導体装置の製造方法。

【請求項6】 請求項5に記載の半導体装置の製造方法 において、前記コンタクトホール形成時に、前記サイド ウォールスペーサーを取り除かないことを特徴とする半 導体装置の製造方法。

【請求項7】 請求項5に記載の半導体装置の製造方法 において、前記コンタクトホール形成時に、前記サイド ウォールスペーサーを取り除くことを特徴とする半導体 装置の製造方法。

【請求項8】 請求項5又は7に記載の半導体装置の製 造方法において、前記サイドウォールを取り除いたコン タクトホールに前記拡散層と同導電型の不純物を追加注 入することを特徴とする半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、絶縁ゲート型電界 効果トランジスタ構造の半導体装置及びその製造方法に 関し、特にスタティック・ランダムアクセスメモリ(S RAM)のセル構造を有する半導体装置及びその製造方 20 法に関する。

[0002]

【従来の技術】従来、メモリはRAMとROMに大別で き、RAMはランダムに読み書き可能なメモリで、RO Mは予め書き込まれたデータの読み出し専用のメモリで あり、RAMはその特性からDRAMとSRAMに分類 され、SRAMには2個の高抵抗と4個のMOSトラン ジスタで1セルを構成する高抵抗負荷型と、6個のMO Sトランジスタで1セルを構成するCMOS型が一般的 である。

【0003】図5に4つのPMOSトランジスタと2つ のNMOSトランジスタを有する6トランジスタSRA Mセルの回路図を示す。6トランジスタSRAMセルは 2つのドライバーゲート1,2および2つのトランスフ ァーゲート1, 2が構成されており、ドライバーゲート 1の出力はドライバーゲート2のゲート電極と接点1 (5)で接続され、ドライバーゲート2の出力はドライ バーゲート1のゲート電極と接点2(6)で接続されて いる。

【0004】図6に、図5で説明した1セルを示す6ト 40 ランジスタSRAMセルのレイアウト図の一例を示す。 N型拡散層12とゲート電極13はNMOSトランジス タを、またP型拡散層11とゲート電極13はPMOS トランジスタをそれぞれ構成する。トランスファーゲー ト1およびドライバーゲート1を構成するnMOSのド レイン領域は、ドライバーゲート2のゲート電極13と 同一のコンタクトホール(共通コンタクトホール)17 で接続される構造となっている。共通コンタクトホール 17は図5における接点1に相当し、共通コンタクトホ ール18は図5における接点2に相当している。これら 50 線をゲート電極側に移動する方向を+、拡散層側に移動

の共通コンタクトホール17、18を用いることによ り、メモリセル内に必要なコンタクトホール数を削減す ることが出来るため、セルサイズの縮小に効果がある。 【0005】また、図6において、ワード線7はゲート 電極14と共通であり、トランスファーゲート3, 4の ゲート電極となり、トランスファーゲート3の他方の拡 散層は接点1で共通コンタクトホール17に接続され、 トランスファーゲート4の他方の拡散層は共通コンタク トホール18まで延長して接続されている。

【0006】図7は、N型拡散層上にポリシリコン層か 10 らなるゲート電極13を有する場合の、共通コンタクト ホール17の平面図(図7(a)) および図6のA-A′における断面図(図7(b))である。図7(b) において、P型シリコン基板21上にPウェル領域22 および素子分離領域23が形成されており、ゲート酸化 膜24を介してゲート電極13が存在している。層間膜 25の一部をエッチングして共通コンタクトホール17 が形成されている。共通コンタクトホール17の中心線 をゲート電極13端に置くことにより、ゲート電極13 上の共通コンタクトホール面積とN型拡散層12上の共 通コンタクトホール面積が等しくなるようにしている。 このため共通コンタクトホール17がゲート電極13に 対して、左右に対称の位置ずれマージンが生まれる。

[0007]

30

【発明が解決しようとする課題】しかしながら、近年の 電極幅0.35ミクロン以降のロジックデバイスでは、 **届抵抗を下げるため、ゲート電極および拡散層の表面を** シリサイド化する技術が用いられている。ゲート電極上 のシリサイド層と拡散層上のシリサイド層はゲート電極 側壁に形成された絶縁層からなるサイドウォールスペー サーによって電気的に分離されている。ロジックLSI 上に混在するSRAMメモリセルにおいてもゲート電極 および拡散層の表面はシリサイド化された構造となる。 【0008】図8はゲート電極および拡散層の表面をシ リサイド化した場合の共通コンタクト領域の平面図(図 8 (a))、および断面図(図8(b)、(c))を示 す。図8(b)において、ゲート電極13の側壁にはサ イドウォールスペーサー26が存在し、ゲート電極13 およびN型拡散層12の表面にシリサイド層27が形成 されている。通常コンタクトホール17を形成時にレジ ストを設けてエッチングによって、共通コンタクトホー ル17に露出したサイドウォールスペーサー26は同時 にエッチングされ、図8(c)に示すように、サイドウ オールスペーサー26の存在していたN型拡散層領域1 2の一部には、サイドウォールスペーサー26の一部を エッチング除去のため、シリサイド層27が存在しない 構造となる。

【0009】図9は共通コンタクトの中心線をゲート電 極端に合わせた場合を0として、共通コンタクトの中心 する方向を-とした場合の、ゲート電極に対する共通コンタクトの位置ずれ距離と共通コンタクト抵抗の関係を示している。図9の下段の共通コンタクトホール周辺の平面図から、N型拡散層とゲート電極との共通コンタクトホールにおいて、(一)方向は共通コンタクトホールとゲート電極の重なり部分が減少する方向の場合を示し、(+)方向は共通コンタクトホールとゲート電極の重なり部分が増加する方向の場合を示している。また、この図9上段のグラフから、十方向に0.04ミクロン以上位置ずれした場合、共通コンタクト抵抗が急激に上 10昇する一方で、一方向には0.14ミクロンまで位置ずれしても共通コンタクト抵抗の上昇が見られないというアンバランスな状態になっていることがわかる。

【0010】この原因は、ゲート電極13上のシリサイド層27と共通コンタクトホール17の重なり面積と、 N型拡散層12上のシリサイド層27と共通コンタクトホール17の重なり面積が異なることに由来する。また、サイドウォールスペーサー26に覆われていたN型拡散層12は、不純物濃度が薄くなっており、またコンタクトエッチングの際にシリサイド層27が無いために20シリコン表面が削られやすいため、リーク電流が発生しやすくなっている。

【0011】 [発明の目的] 本発明は、上述の共通コンタクトホール部分のゲート電極および拡散層の表面をシリサイド化する技術が用いられているSRAMセルのゲート電極とドレイン拡散層をつなぐ共通コンタクトが、ゲート電極に対しての位置ずれマージンをバランス良く得ることを目的としている。

[0012]

【課題を解決するための手段】本発明は、上記目的を達成するものであり、ゲート電極側壁に絶縁物からなるサイドウォールスペーサーを有し、ゲート電極表面および拡散層表面に金属シリサイド層を有する絶縁ゲート型電界効果トランジスタにおいて、前記ゲート電極と前記拡散層を同一のコンタクトホールを用いて接続する場合、前記コンタクトホールの中心位置を前記サイドウォールスペーサー幅の半分の距離だけ、ゲート電極端より拡散層側に移動させて形成する。

【0013】また、本発明は、ゲート電極側壁に絶縁物からなる幅Wのサイドウォールスペーサーを有し、前記ゲート電極表面および拡散層表面に金属シリサイド層を有する半導体装置において、前記ゲート電極と前記拡散層を同一のコンタクトホールを用いて接続する場合、前記コンタクトホールの中心位置を前記サイドウォールスペーサー幅Wの半分の距離だけ、前記ゲート電極端より前記拡散層側に移動させて形成したことを特徴とする。【0014】更に、上記半導体装置において、前記コン

タクトホール形成時に、前記サイドウォールスペーサー を取り除いていないことを特徴とする。また、前記コン タクトホール形成時に、前記サイドウォールスペーサー 50 を取り除いたことを特徴とする。さらに、上記半導体装置において、該半導体装置は絶縁ゲート型電界効果トランジスタを有するスタティックランダムアクセスメモリ(SRAM)のセルであることを特徴とする。

【0015】また、本発明は、ゲート電極側壁に絶縁物からなる幅Wのサイドウォールスペーサーを有し、前記ゲート電極表面および拡散層表面に金属シリサイド層を有する絶縁ゲート型電界効果トランジスタの半導体装置の製造方法において、前記ゲート電極と前記拡散層を同一のコンタクトホールを用いて接続する場合、前記コンタクトホールの中心位置を前記サイドウォールスペーサー幅Wの半分の距離だけ、前記ゲート電極端より前記拡散層側に移動させて形成することを特徴とする。

【発明の実施の形態】 [第1の実施形態] 次に、本発明の第1の実施形態について図面を参照して、詳細に説明する。

【0016】図1は本発明の半導体装置である共通コンタクトホール17部分の平面図(図1(a)) およびA-A'での断面図(図1(b)) を示している。かかる構成は、例えば、図5及び図6に示すSRAMの半導体装置に適用できる。

【0017】図1(a)において、N型拡散層12とゲート電極13とを接続する場合に共通コンタクトホール17を形成する平面図を示している。

【0018】図1(b)には、P型シリコン基板21上 にPウェル領域22およびLOCOS (Local Oxidatio n ol Silicon) 等の素子分離領域23が形成されてお り、ゲート酸化膜24を介してゲート電極13が存在し ている。層間膜25の一部をエッチングして共通コンタ クトホール17が形成されている。共通コンタクトホー ル17の形成時のエッチングによって、共通コンタクト ホール17に露出したサイドウォールスペーサー26は 同時にエッチングされ、図1(b)に示すようにサイド ウォールスペーサー26の存在していた拡散層領域12 の一部にはシリサイド層27が存在しない構造となる。 これは、P型ウェル領域内にイオン注入法等でN型拡散 層12を形成し、コンタクトホール17を形成する前に は図1(b)上ゲート電極13の左側にサイドウォール 部と該サイドウォール部に隣接してシリサイド領域27 が形成しており、コンタクトホール17を形成すること でコンタクトホール17下のサイドウォール部が除去さ れたものである。

【0019】従来例に比べ、共通コンタクトホール17の中心線をゲート電極13の側壁に形成されたサイドウォールスペーサー26の幅Wの半分だけN型拡散層12側に移動しておくことにより、ゲート電極13上のシリサイド層27上と共通コンタクトホール17の重なり面積が、N型拡散層12上のシリサイド層27と共通コンタクトホール17がゲート電極いる。このため共通コンタクトホール17がゲート電極

-211-

13に対して、左右に対称の位置ずれマージンが生まれ る。

【0020】図4は本実施形態を適用した場合の共通コ ンタクトホール17の中心線をゲート電極端からサイド ウォールスペーサー26の幅Wの半分だけ拡散層側にず らしたところを0として、共通コンタクトの中心線をゲ ート電極側に移動する方向を+、拡散層側に移動する方 向を-とした場合の、ゲート電極に対する共通コンタク トの位置ずれ距離と共通コンタクト抵抗の関係を示して いる。また、図4下段の共通コンタクトホール周辺の平 10 ンタクト用コンタクトホールにつき、ゲート電極のサイ 面図から、N型拡散層とゲート電極との共通コンタクト ホールにおいて、(-)方向は共通コンタクトホールと ゲート電極の重なり部分が減少する方向の場合を示し、

(+) 方向は共通コンタクトホールとゲート電極の重な り部分が増加する方向の場合を示している。

【0021】この図4から、+方向、-方向ともに0. 09ミクロンという左右に対称な位置ずれマージンが得 られた。

【0022】 [第2の実施形態] 次に、本発明の第2の 実施形態について図面を参照して説明する。図2は図1 のコンタクトホール17を形成した後の工程を示し、図 1と同一符号は同一部分であり、重複する説明を省略す る。

【0023】共通コンタクトホール17を形成後、共通 コンタクトホール17にN型の不純物、たとえばリン を、エネルギー30~70keV、ドーズ量5×10¹¹ ~5×1015cm-1注入する事により、図2に示すよう にN型拡散層2(28)を形成する。この結果、シリサ イド27の形成されていない拡散層領域の接合深さを深 く、かつ高濃度にできるため、従来問題であったリーク 30 電流を低減することが出来る。

【0024】 [実施形態3] 次に、本発明の第3の実施 形態について図面を参照して説明する。図3(a)は、 図1 (a) と同様に、N型拡散層12とゲート電極13 とを接続する場合に共通コンタクトホール17を形成す る平面図を示している。

【0025】図3(b)において、サイドウォールスペ ーサー26の材質を層間膜25と異なるものを使うこと により、共通コンタクトホール17の形成時のエッチン グ時にサイドウォールスペーサー26を残すことが可能 40 である。たとえば層間膜25に酸化膜、サイドウォール スペーサー26に窒化膜を使い、対窒化膜選択比20程 度の酸化膜エッチング条件を用いることにより、サイド、 ウォールスペーサー26を殆どエッチングすることなく 共通コンタクト内に残すことが出来る。

【0026】この構造ではサイドウォールスペーサー下 のシリサイドされていないシリコン表面が露出しないの で、リークの発生が抑えられる。

【0027】上記実施形態では、特にSRAMのトラン スファーゲートとドライバーゲートとの接点に用いるコ 50

ンタクトホールに用いる場合に適切な例を示したが、S RAMの2抵抗と4MOSトランジスタの場合や、フラ ッシュメモリのトランスファーゲートとワード線に接続

された各セルとのコンタクト点で用いるコンタクトホー ルの形成の場合等に用いる他の形態の場合であっても本 発明を適用できる。

8

[0028]

【発明の効果】本発明によれば、半導体装置及びこの製 造方法により、半導体装置のゲート電極と拡散層とのコ ドウォールの厚さの半分の側面を中心線としてエッチン - グを行うので、共通コンタクトがゲート電極に対しての 位置ずれマージンをバランス良く得ることができる。

【0029】特に、SRAMのトランスファーゲートと ドライバーゲートとの接点に用いるコンタクトホールに 用いることができるので、接点の抵抗値が減少し、SR AMとして低消費電力で高速の書き込み、読み出しを達 成できる。

【図面の簡単な説明】

【図1】本発明の第1の実施形態の平面図および断面図 20 である。

【図2】本発明の第2の実施形態の断面図である。

【図3】本発明の第3の実施形態の平面図および断面図 である。

【図4】本実施形態の効果を示す共通コンタクト抵抗と ゲート電極に対する位置ずれとの関係を示す図である。

【図5】一般的なSRAM回路図である。

【図6】SRAMレイアウト図の一例である。

【図7】第1の従来例の平面図および断面図である。


【図8】第2の従来例の断面図である。


【図9】第3の従来例の共通コンタクト抵抗とゲート電 極に対する位置ずれとの関係を示す図である。

【符号の説明】


- 1 ドライバーゲート1
- 2 ドライバーゲート2
- トランスファーゲート1
- トランスファーゲート2
- 5 接点1
- 6 接点2
- ワード線 7
 - 8 Vdd
 - 9 GND
 - 11 P型拡散層
 - 12 N型拡散層
 - 13 ゲート電極
 - 14 ゲート電極(ワード線)
 - 15 コンタクトホール (Vcc)
 - 16 コンタクトホール (GND)
 - 17 共通コンタクトホール (接点1に対応)
- 18 共通コンタクトホール(接点2に対応)

10





13:ゲート電極 18:共通コンタクトホール (接点2) 【図9】 P型拡放層:11 コンタクトホール:15 (Vcc) 共通コンケクト直柱(の) ひゅ ひゅ 共通コンタクトホール:17、 大地ーン。 (接点1) N型拡散局:42 コンタクトホール:16 (GND) 10 - O.2 - O.15 - O.1 - O.05 O O.05 O.1 (-) 共温コンタクトホール中心位置(μπ) (十) 4:トランスファーゲート2 ゲート電径 ゲート電極 N型拡散層 N型拡散層 (-)方向:共通コンタクト ホールとゲート電極の 重なり部分が減少する 方向 (+) 方向:共通コンタクト ホールとゲート電極の 重なり部分が増加する 方向



フロントページの続き

(58)調査した分野(Int. Cl. 1, DB名)

H01L 29/78

H01L 21/28 301

H01L 21/8244

H01L 27/11

H01L 21/336

